AI需要が再編する半導体供給網 3nmとCoWoSに集まる視線
台湾の調査会社TrendForceは2026年4月30日、、AIに端を発する需要急増が3nmから2nmにかけての先端ウエハと、2.5D／3D先端パッケージングの双方で深刻な逼迫を引き起こしているとの分析を公表しました。
CoWoSの不足は2023年以降途切れることなく続いており、上流の製造装置から下流の基板、封止材料、HBM、SSDといった主要部材にまで影響が連鎖しています。生成AI推論ワークロードの一段の拡大に伴い、計算資源の制約は技術競争の根幹に直結し、各国の産業政策や企業戦略の前提を揺さぶる状況です。
今回は、AI需要によるCoWoSの長期不足、3nm移行の集中とTSMC一強の構造や代替パッケージング技術の台頭、そして、今後の展望について取り上げたいと思います。
半導体サプライチェーンに広がる二重の逼迫
TrendForceの分析によると、AIサーバ向け半導体の需要拡大は、3nm〜2nmの先端ウエハと2.5D／3D先端パッケージングという二つの希少資源で同時並行的に逼迫を引き起こしているとしています。CoWoS（Chip on Wafer on Substrate）の供給不足は2023年から継続しており、3年間にわたって緩和の局面を見ていない状況です。影響は装置メーカー、Tガラス、ABF基板、PCB、HBM、SSDといった上下流の部材にまで連鎖していると指摘されています。
背景には、AIアクセラレータ1個あたりに必要となるウエハ面積と先端パッケージング資源が指数関数的に増加している構造があります。チップサイズの大型化、HBMスタック数の増加、シリコンインターポーザ面積の拡大が同時並行で進み、TSMCが能力を増強しても需要の伸びがそれを上回る局面が続いています。
実装の現場では、装置や基板の発注リードタイムが平準化しにくく、半導体ファブの新設は計画から立ち上げまで2〜3年を要するため、需要急増の局面で短期的な調整余地は限られています。供給制約は単発の不足ではなく、構造的な慢性化として捉える必要があります。
供給確保力で分かれたAI企業の競争位置
TrendForceによると、NVIDIAは過去のサプライチェーン経験と統制力を活かし、4nm／3nmのウエハ枠、CoWoSの能力、さらにTガラス、基板、PCB、HBM、SSDといった主要部材を早期に確保した企業として位置づけられています。これに対し、GoogleなどのクラウドハイパースケーラもAIアクセラレータの需要を急速に拡大させたものの、部材調達のタイミングで遅れが生じ、製品計画に対する制約が及ぶ局面が出ているといいます。
この差は、AI半導体への投資意欲という言葉だけでは捉えきれません。チップ設計の完了から量産投入までの所要期間、複数年契約による生産枠の事前確保、HBMメーカーとの長期供給契約、基板メーカーへの設備投資補填など、見えにくい契約レイヤーの巧拙が結果を分けています。
GPUの性能仕様ではなく、確保した物量こそがAIインフラ事業計画の前提となる局面に入っており、投資の評価軸そのものが拡張する状況です。設計力と運用力に加え、供給統制力という第三の競争変数が顕在化しています。
2.5Dパッケージングの分布と代替技術の広がり
TrendForceの集計を見ると、世界の2.5Dパッケージング能力におけるTSMCのシェアは2023年の56.2%から2024年に71.8%まで上昇し、2025年以降も7割前後で推移する見通しが示されています。一方、2023年に16.4%を占めていたAmkorのシェアは2025年に7.6%まで低下した後、2026年予測では9.0%、2027年予測では9.4%と再び拡大すると見込まれています。SPILとIntelもそれぞれ8〜13%台で存在感を保っています。
この数字は、TSMCの能力増強だけでは需要を吸収しきれず、外部のOSAT（後工程受託）に「あふれた発注」が向かう構造を示しています。SPILとAmkorが恩恵を受ける一方、IntelはEMIB（Embedded Multi-die Interconnect Bridge）やFOEB（Fan-Out Embedded Bridge）といった独自技術を米国内製造の優位性と組み合わせ、AI向け後工程の選択肢として位置づけを高めつつあります。
CoWoS一辺倒だったAIパッケージングの選択肢が広がることは、設計段階での技術選択を多様化させると同時に、地政学リスクへの分散投資としての意味合いも持ち始めています。
3nmへの需要集中と2nm移行の遅れ
前工程に視点を移すと、AI演算チップは2025年後半から2026年にかけて4nmから3nmへの移行を急ピッチで進める局面に入っています。本来であれば、ハイエンドのスマートフォン用SoCやPC向けプロセッサが2nmへ先行移行し、高性能需要が複数ノードに分散することが期待されていました。しかし、2nmの量産立ち上げは想定より緩やかであり、結果としてAIアクセラレータと一部のハイエンド汎用プロセッサの需要が3nmに集中する状況が生じています。
供給側を見ると、SamsungとIntelの3nm歩留まりはTSMCに後れを取っており、半導体設計の仕様確定から量産までは1〜3年を要するため、足元で発注先を切り替える柔軟性は乏しいといえます。これにより、3nmにおいてTSMCが事実上の単独供給者となる状態が続いています。
TSMCは新規3nmファブの建設を加速しており、世界の3nm能力は2026年末に5／4nmを上回り、2027年には28nmに次ぐ第2のノードへ拡大すると予想されます。短期の集中と中期の平準化、その時間差が各社の事業計画に異なる影響を与えていく状況です。
TSMC一強がもたらす国際競争の再構成
TSMCに集中する3nmとCoWoSの能力は、AI時代の半導体産業において単一企業への依存度を歴史的水準まで押し上げています。米国のCHIPS法に基づくTSMCアリゾナ工場、日本のJASM熊本工場、ドイツのドレスデン拠点と、TSMCそのものを地理的に分散させる試みが進められているものの、CoWoSと3nmファブの主力は台湾に置かれた状態です。
この構造は、各国のサプライチェーン政策を加速させています。米国は先端パッケージング向けの補助金枠を拡大し、IntelにEMIBやFOEBの量産化を促しています。日本でもラピダスの2nm立ち上げに加え、後工程強化を含めた政策議論が進み、半導体戦略は前工程偏重から後工程との両輪へと組み直されつつあります。
需要側のNVIDIA、AMD、Broadcom、Google、Microsoftにとっては、TSMC一社への過度な集中はリスク要因として認識されており、複数ファブ・複数パッケージング技術を組み合わせるマルチソース調達が事業継続の前提条件となりつつあります。半導体の競争軸は、性能と価格に加えて「確保力」と「分散度」という新しい指標で評価される段階に入ったと考えられます。
今後の展望
2027年に向けては、TSMCのCoWoS能力が60%以上拡張される計画と、AmkorやSPILへの発注分散、IntelのEMIB／FOEBの量産進展が重なり、2.5Dパッケージング不足は緩やかに改善する局面に入ると想定されます。ただし、AI推論ワークロードの一段の拡大、エッジ側生成AIの実装、ロボティクスやヒューマノイド向け演算需要が順次立ち上がるため、需給の均衡が訪れるタイミングは前倒しと後ずれの両方の可能性を含みます。
産業構造の観点からは、設計企業がCoWoSとEMIB／FOEBの両対応を前提とした冗長設計を取り入れる動きが広がるでしょう。投資家にとっては、ファウンドリの稼働率に加え、後工程能力、HBM供給契約、基板の長期確保といった指標で半導体エコシステムを評価する必要が出てきます。
国際競争の力学を見れば、半導体は性能競争から「確保競争」へと軸足を移しつつあります。AI戦略の優劣は、計算資源そのものをいかに長期にわたって安定確保できるかという供給統制力に帰着し、その巧拙が次の数年の競争順位を形作っていくと考えられます。日本企業にとっても、後工程・部材・装置の各レイヤーで世界の供給網に組み込まれる戦略設計が求められています。
