NVIDIAとBroadcomのCPOスイッチ量産で顕在化する光エンジン、シリコンフォトニクス、先端パッケージの供給制約
調査会社のTrendForceが2026年7月27日に公表した調査結果によると、NVIDIAとBroadcomがCPOスイッチの出荷を開始し、次世代技術の量産フェーズが開始しました。
従来製品と比べて消費電力を最大70%削減できるCPOはデータセンターの省電力化で期待される一方、製造現場では深刻なボトルネックが生じています。光学エンジンやシリコンフォトニクス、先端パッケージングの供給能力が追いつかず、今後の増産ペースを制約する要因となっています。さらに、AIチップとの間で先端パッケージング加工枠の争奪戦も起きています。こうした制約を背景に、主要企業による調達手法や垂直統合の取り組みが加速しています。
今回は、CPOスイッチの量産開始と性能実績、製造を阻む3つの技術的ボトルネックや主要各社のサプライチェーン囲い込み戦略、そして、今後の展望について取り上げたいと思います。
次世代通信インフラとして量産段階を迎えたCPOスイッチ
調査会社TrendForceが2026年7月27日に公表した調査結果によると、光通信業界においてCPO（Co-Packaged Optics）スイッチが試作から量産段階へ入りました。NVIDIAはTSMCとの共同開発による次世代製品「Spectrum-X CPOスイッチ」を特定パートナー向けに出荷開始しました。この製品はTSMCのCOUPE先端パッケージング技術を採用し、最大400 Tb/sのスイッチング容量を実現しており、2026年後半に向けて生産能力の拡大を見込んでいます。
並行してBroadcomも「51.2T Bailly CPOスイッチ」の限定出荷を継続しており、デルタ電子やMicas Networksといった企業の支援を得て量産体制を整えています。このBroadcomの製品はMetaなどのハイパースケール事業者において検証が完了しています。従来の技術検証段階から実用段階へと移行した事実は、データセンターにおける光通信インフラが本格的な世代交代の時期に入ったことを示しています。各社が実際の製品出荷を開始したことで、技術的な実現可能性を試す段階は終了し、需要に応じた製造数量の確保と安定供給が事業上の焦点になっています。
構造的利点が生み出す大幅な省電力効果と採用の背景
CPO技術が次世代スイッチの主要な構造として採用される背景には、データセンターの運用効率に直結する消費電力の改善という明確な利点が存在します。
従来の通信基盤では、基板上に配置されたプラグマブル光トランシーバーを介して信号伝送を行っていたため、電気信号の減衰や高周波損失が課題となっていました。これに対してCPOアーキテクチャは、スイッチASICの周辺に光学部品を直接配置して高度に集積化を図る構造をとります。この設計変更により、電気信号の伝送経路を大幅に短縮し、電力効率を向上させることが可能となります。Broadcomの製品例では、従来のプラグマブル光トランシーバーと比較して最大で70%の消費電力削減を達成したことが確認されています。
データセンターの電力量増加が世界的な問題視となる中、この大幅な省電力量は運用コストの削減とインフラ拡張の可否を判断するうえで大きな材料となる数値となります。優れた省エネルギー性能が実証されたことで、大手インフラ事業者の間ではCPOを採用する妥当性が強まり、高帯域ネットワークの標準設計として導入する動きが進んでいます。
量産化の壁となる光学エンジンとシリコンフォトニクスの製造難度
量産フェーズに入ったものの、供給側には製品の増産速度を制限する技術的課題が残されています。第一の制約要因はオプティカルエンジンです。これはレーザーや変調器、光検出器、光結合部品を一つの複雑なモジュールに集積する構造を持ちます。製造工程において非常に高い歩留まりを維持することや複雑な発熱制御を行うことが不可欠であり、安定して大量生産を行える供給元は一部の限られた企業に留まります。第二の制約要因はシリコンフォトニクスチップの製造能力です。
シリコンフォトニクスはウエハ製造とパッケージングの双方で高度な精度と信頼性が求められるため、製造プロセスの難易度が上がります。ファウンドリや後工程の生産能力には制限があり、製造ラインを構築して稼働させるまでに長い期間を要するため、短期間で急増する需要に供給量を合わせる柔軟性に乏しい状況です。高歩留まりの維持と設備投資のタイムラグという製造現場の実装摩擦が、CPOスイッチの出荷数量を決定づける直接的な要因として顕在化しています。
先端パッケージング能力を巡るAIチップとの加工枠争奪
CPOの供給能力を制限する第三の課題として、先端パッケージングリソースのひっ迫が挙げられます。TSMCのCOUPE技術に代表される先端パッケージングは、スイッチASICとオプティカルエンジン、高速電気回路を高度に密結合させるために不可欠な基盤技術です。
しかし、この製造ラインはCPOスイッチ専用のものではなく、AI向け半導体やハイパフォーマンスコンピューティング用プロセッサの製造でも共用されています。その結果、市場で旺盛な需要が続くAIチップと、同じ2.5Dおよび3Dの先端パッケージング加工能力を巡って直接的な獲得競争が発生しています。半導体受託製造企業が持つ後工程の生産能力には物理的な限界があり、短期的な割り当て能力の増大は困難です。
事業運営の観点からは、自社製品のパッケージング枠がAIチップなどの競合製品に対してどの程度確保できるかが、製品の出荷予測や市場投入時期を決定づける評価軸となります。この後工程におけるリソースの不足が、製品供給上の不確実性を高めています。
垂直統合と戦略的出資による供給網囲い込みの動き
部材や加工能力の供給ひっ迫は、参入企業間の調達戦略の分裂を引き起こしています。一部のクラウドハイパースケーラーは、長期調達契約の締結や上流のシリコンフォトニクス供給元への戦略的出資を通じて、必要な部材の先行確保に動いています。
一方でNVIDIAは、先端パッケージング能力を制御するTSMCとの連携を一層深め、開発から製造までを一体化させる垂直統合の体制を構築しています。他方でGoogleのように、光学部品の自社開発を進めることで外部の専業供給元への依存度を低減させようとする動きも存在します。TrendForceは、こうした垂直統合への移行が業界の標準的な戦略になりつつあると指摘しています。シリコンフォトニクスの設計、オプティカルエンジンの製造、そして先端パッケージングの工程を自社で管理・制御できる体制を整えた事業者が、CPOスイッチの市場が本格的な拡大期に入る2027年から2028年にかけて優位な位置を占めると見込まれています。
今後の展望
今後は、AI半導体の需要拡大と通信インフラの高速化が同時に進行することで、先端パッケージング枠の獲得合戦が一段と激しさを増すと考えられます。2027年から2028年にかけて想定されるCPOスイッチの本格的な量産拡大期に向けて、単なる部材調達にとどまらず、シリコンフォトニクスの設計から製造、後工程までを包括的に自社管理する垂直統合型のサプライチェーン構築が進む可能性もあるでしょう。
